芯片为什么开始“搬家”到方形面板上？

从圆形晶圆到方形面板，先进封装正在换一张更大的工作台

芯片制造里有一个很朴素的问题：300mm 晶圆已经用了这么多年，为什么先进封装还要把目光投向方形面板？ 

答案不是因为“方形看起来更先进”，而是因为空间真的开始不够用了。 

当AI芯片、高性能计算和高速互联继续往前走，封装里要容纳的东西越来越多：更大的 Die、更密的 I/O、更多 HBM、更复杂的 RDL，还有多个 Chiplet 之间越来越短、越来越密的互联路径。 

这时，圆形晶圆的边缘区域就开始有点“尴尬”。 

以一个约 5.5 倍 reticle size 的大尺寸 interposer 为例，单个 interposer 面积约为 4565mm²。在 300mm 晶圆上，大约可以排布 7 个 interposer，面积效率约45%；如果换成 300×300mm² 面板，可以排布约 16 个；如果进一步放大到600×600mm² 面板，则可以排布约 64 个，面积效率约 81%。

这就是 FOPLP，Fan-Out Panel-Level Packaging，被重新推到台前的一个核心原因。它不是简单地把载板做大，而是在重新计算先进封装里的面积账。 

300mm 晶圆的有效面积约为 70,684mm²，300×300mm² 面板是 90,000mm²，600×600mm² 面板则达到 360,000mm²。对大尺寸封装来说，方形面板更像一张规整的棋盘，能让封装单元排得更满，边角浪费更少。 

所以 FOPLP 的第一层价值很直接：同样做封装，它有机会让更多有效产品出现在同一批工艺里。

面板级封装真正吸引人的，不只是“放得多”

根据 Yole2026 的报道中指出，面板级载板相比 300mm 晶圆，在不同封装尺寸和面板尺寸下，有机会带来约 10% 至 28% 的封装制造成本节省。比如 Core FO / Fan-In 这类小尺寸封装，在 300×300mm² 面板上成本相对值约为 87%，600×600mm² 面板可降至约72%；HD FO 中等尺寸封装则约为 87% 和 75%；UHD FO 大尺寸封装约为 90% 和 78%。

换句话说，FOPLP 不是“便宜一点”的故事，而是面积利用率、材料损耗、批量工艺效率一起变化后的结果。

特别是在涂布、曝光、显影、蚀刻、电镀这类批量型工艺里，更大的面板意味着更高的面积利用率，也意味着设备产出效率有机会被进一步放大。圆形晶圆像圆桌，方形面板像工作台。前者成熟稳定，后者在大尺寸封装里更容易把空间铺开。

当然，面板变大以后，麻烦也会变大。

FOPLP 并不是“把晶圆级工艺平移到面板上”。面板面积更大，翘曲、热变形、局部对位和全局对位都会变得更敏感。尤其在 Fan-Out 工艺里，Die 需要先被重新排布到载板或临时载体上，再经历塑封、研磨、RDL 重布线、凸点等步骤。

这时候，Die Placement 不是一个普通的“搬运”动作。它更像是在给后面的 RDL 工艺打地基。如果 Die 一开始没有放准，后面的曝光、显影、电镀再精细，也是在替前一道工序擦汗。

所以 FOPLP 真正考验的是三件事：

• 放得准

• 对得上

• 量产时还能一直稳定

这也是为什么先进封装设备的角色正在变化。过去封装设备更多被看作后道制造工具；现在，它们越来越像系统集成能力的一部分。因为 Chiplet 架构本质上就是把不同功能的芯粒重新组织起来，CPU、GPU、HBM、I/O Die、光电芯片，各有各的工艺节点和材料脾气，最后却要在同一个封装里协同工作。

听起来像拼积木，实际更像在一张会热胀冷缩的地图上排兵布阵。

在这种场景下，设备不能只看单点精度，还要看它能不能适应更大的载板、更复杂的 Die 组合，以及更窄的工艺窗口。

以奥芯明 NUCLEUS 系列为例，它面向扇出型封装中的高精度芯片贴装需求，可覆盖晶圆级与面板级应用场景。其中，NUCLEUS XLplus 针对大尺寸面板级封装工艺设计，可支持 600×670mm 面板，并兼容芯片朝下/朝上贴装、局部对准/全局对准、带膜贴装、助焊剂蘸取等工艺需求。

在 FOPLP 工艺中，“贴装精度”不是一个孤立参数，而是后续重布线能否顺利展开的起点。NUCLEUS XLplus 在典型工艺模式下可实现 ±3.0μm 级对准精度。可兼顾单颗芯片与后续线路图形之间的匹配，同时确保大尺寸面板上不同区域之间的位置一致性。

面板尺寸越大，对这两项能力的要求就越高。因为在面板级工艺里，设备面对的不是“把一颗芯片放准”这么简单，而是在更大的加工面积、更复杂的芯片组合和更长的量产节拍中，持续保持稳定对位。

除了贴装精度，NUCLEUS XLplus 也面向量产自动化需求进行设计，支持多组吸嘴、顶针和贴装工具配置，并具备自动换工具能力，可适应多芯片模组生产以及自动化产线衔接需求。

放在 ASMPT 集团更完整的先进封装技术布局中，ASMPT 的能力并不止于某一道工序。围绕先进封装互联，我们覆盖晶圆激光切割、一级互联、二级互联以及后续系统级装联等关键环节，相关技术方向包括扇出型封装、热压键合、混合键合、硅光子、共封装光学以及系统级封装等。

这也意味着，先进封装中的“互联”已经不再只是某一个设备动作。它贯穿芯片分离、精密贴装、细间距互联、系统级组装和自动化量产的全过程。对于 FOPLP 来说，真正有价值的不是单点参数，而是在面板级量产环境中，把精度、稳定性和产线效率同时放进同一个工艺窗口里。

结语 

对于小尺寸、成熟工艺、成本敏感型器件，晶圆级封装和传统封装仍然有很强的现实优势。FOPLP 更适合未来封装面积更大、互联密度更高、芯粒集成更复杂的应用，比如 AI/HPC、高端处理器、高速互联等异构集成场景。

它真正改变的，不只是载具形状。从圆形晶圆到方形面板，先进封装正在重新分配空间、精度和产能。

芯片没有真的“搬家”。只是当单颗芯片越来越难独自承担所有性能期待时，封装开始给它们换一张更大的工作台。