AOR TCB™ 为更高层数的 HBM4 堆叠铺平道路

“当前先进封装技术在高带宽存储器（HBM）发展路线图上正逐渐触及瓶颈。ASMPT 推出的主动氧化物去除热压键合技术（AOR TCB™），正是突破下一代 HBM 技术瓶颈的关键解决方案之一。” 

—— Dr. Ami Eitan 高级副总裁兼首席科学官，ASMPT

过去，往往是硬件能力的提升带动应用落地；而在 AI 时代，越来越多情况下是应用需求反过来推动芯片及其制造工艺加速演进。这一趋势在高带宽内存（HBM）领域体现得尤为明显。无论从性能还是产能角度来看，HBM 正日益成为 AI 设备发展的潜在瓶颈，制约着全球 AI 产品需求的交付。

为此，内存供应商正持续突破 HBM 的性能边界，并积极探索高质量工艺以实现 HBM 堆叠的规模化量产。与此同时，待堆叠的裸片（Die）层数和尺寸也在不断攀升。2025 年 4 月，JEDEC 正式发布了 HBM4 规范：支持在 2048 位接口上实现每引脚高达 8 Gb/s 的数据速率，聚合总带宽可达 2 TB/s；支持 4 层至 16 层（4-Hi to 16-Hi）的 DRAM 堆叠配置，单颗裸片容量可达 24 Gb 或 32 Gb，使整体堆叠总容量最高达到 64 GB。

技术路线图已然清晰，多种键合工艺也相继进入大规模量产。目前，批量回流焊-模塑底部填充（MR-MUF）与非导电薄膜热压键合（TC-NCF）是 HBM 量产的两大主流工艺。然而，当面临更高的堆叠层数时，这些现有的先进封装技术正逼近其物理极限。

技术挑战所在

在多层芯片堆叠的过程中，核心工艺挑战主要集中在以下四个方面：

• 键合过程中的芯片翘曲控制（Die warpage）

• 芯片间隙高度管理（Chip gap height）

• 高热导率与高电导率要求

• 无残留的底部填充工艺

为了确保最终产品的质量和可靠性，必须将这些因素统筹考量。此外，随着行业从 HBM3E 向 HBM4 乃至未来的 HBM5 演进，持续提升 HBM 性能还需要不断微缩芯片间互连的间距（Pitch Scaling）。针对上述挑战，我们对两种主流方法的表现进行了如下评估：

批量回流焊-模塑底部填充（MR-MUF）： 该工艺将所有凸块（Bumps）一次性回流熔化，，随后通过模塑底部填充材料在同一步骤内完成包封和间隙填充。其主要优势在于，模塑材料具有高热导率，散热性能极其出色，非常适用于高功率、高层数的 HBM 堆叠场景。MR-MUF 将键合与底部填充合二为一，工艺效率突出，可为 12 至 16 层的高堆叠结构提供可靠的结构支撑。然而，其痛点在于：当对整个堆叠体进行加热时，芯片翘曲和间隙高度一致性难以精确控制。

相比之下，非导电薄膜热压键合（TC-NCF）采用逐片（Die-by-die）键合方式，在形成互连焊点的同时完成间隙填充。预贴合的 NCF 薄膜是这一工艺的关键——正是它赋予了 TC-NCF 处理 20 µm 以下超细间距的能力。在此基础上，TC-NCF 的高对准精度进一步使其成为 I/O 密度持续攀升场景的理想选择，例如细间距 HBM 堆叠及先进 2.5D/3D 封装——这类应用对禁布区（Keep-out Zones）和对位精度的要求极为严格。

要在如此精细的间距下稳定实现高良率键合，翘曲控制与间隙高度管理同样不可或缺。TC-NCF 的逐片工艺将热压过程限定在单颗裸片层级，有效抑制了薄芯片在受热时的翘曲形变；与此同时，由于 NCF 在键合过程中即可同步填充间隙，无需额外的毛细底部填充（CUF）工序，芯片间隙高度也因此得到了更为精准的独立控制。

然而，这种逐片顺序作业的工艺逻辑也带来了固有的局限：产能相对较低、成本较高；此外，聚合物 NCF 材料的热导率偏低，在高功耗、高层数堆叠场景下的散热表现不及模塑材料。

随着向下一代 HBM 迈进，更严格的芯片间隙高度控制和更高的均匀性，已成为精确管理堆叠高度的必要条件。因此，HBM 技术路线图势必向混合键合（Hybrid Bonding）方向演进，以提升热导与电导率，实现更小的芯片间隙。与此同时，间距持续微缩也要求在压缩焊料体积的同时维持极高的键合精度——这恰恰是从 HBM3E 到 HBM4 再到 HBM5 演进中的核心驱动力之一。

面对上述挑战，ASMPT 提出了一种全新方案来支撑下一代 HBM 技术：主动氧化物去除热压键合（AOR TCB™）。FIREBIRD TCB 热压键合平台是该方案的载体，具备高键合力、高精度和高产能的工艺能力。它为 HBM 器件键合工艺提供了所需的全部功能，可满足存储厂商短期与长期的技术路线图需求。

无残留免助焊剂键合

AOR TCB™ 是一种全新的免助焊剂（Fluxless）一级互连（FLI）工艺，集成了主动除氧化（AOR）技术。该技术基于等离子体方法，为 3D chiplet 集成和细间距凸点的 HBM 器件路线图以及新型封装架构提供了强大支撑。更重要的是，它从根本上消除了助焊剂残留，以及传统工艺中为去除残留而必须付出的高成本清洗环节——这正是 AOR 有望开创一级互连键合工艺新时代、推动先进封装大规模量产的根本所在。

而 AOR 方案落地的核心目标，正是在这一基础上：在更细的间距和更大尺寸的封装上全面提升互连良率。随着 HBM 堆叠层数增加，芯片间隙、残留物或翘曲哪怕只有细微偏差，都会沿堆叠方向逐层叠加，最终演变为显著的良率损失。对于大规模量产的内存制造商而言，良率从来不只是一个技术参数——它直接牵动盈利空间与产品上市节奏。

HBM4 要求每一层堆叠都具备高度一致的键合质量。AOR TCB™ 对此的回应体现在三个层面：其一，通过大幅减少返工与报废，直接压低每比特成本（Cost per Bit）；其二，无助焊剂、零残留的键合方式从源头减少了因空洞或污染引发的失效，带来可量化的成本优势；其三，键合质量均匀性的提升，加快了新 HBM 节点从工艺导入到稳定量产的良率爬坡（Time-to-Yield）。最终，AOR TCB™ 精准可控的芯片间隙与无氧化键合特性，有效缩短了晶圆厂从 HBM3E 切换至 HBM4 的工艺优化周期，让大批量制造（HVM）更快进入稳定运行轨道。

原位清洗

免助焊剂 HBM 芯片堆叠热压键合面临着一个重大挑战：基于甲酸（Formic-acid）的除氧化工艺会产生盐晶残留物，这些残留物在后续模塑底部填充（MUF）工艺中会留下空洞和异物（FM），进而阻碍底部填充材料的附着，引发可靠性失效。因此，在 MUF 工艺之前，必须增加一道键合后的清洗工序来去除这些残留物。

相比之下，在 AOR 的等离子体清洗工艺的整个过程中仅产生水蒸气，从而在凸块和焊盘表面创造出极度无氧化的洁净状态，为互连成型提供理想条件。由于等离子体方法本身不产生任何残留物，无需为去除酸基除氧化工艺产生的盐类和异物而增加清洗工序。无残留工艺既是满足质量与可靠性标准的前提，又不会推高生产成本——这正是 AOR 等离子清洗技术对行业的独特价值所在。

预计配备稳健氧化物去除工艺（AOR）的热压键合设备，能够为凸块间距低于 10 µm（并向 5 µm 演进）的 Chiplet 集成提供洁净、可靠的大规模量产互连工艺。。通过与一家领先的 HBM 供应商深度合作，ASMPT 已成功完成了采用 AOR TCB™ 键合的 16 层（16-Hi）堆叠样品，最大堆叠高度达 775 µm。这也充分证明，先进 AOR TCB™ 键合设备可将 HBM4 技术的路线图进一步向前延伸。贴装精度目标从传统的 <2 µm 提升至 <0.8 µm。下一代设备还将强化 MUF 工艺中的芯片间隙高度控制能力，以应对微凸块架构下焊料体积缩减的挑战。新型键合头加热器的引入将进一步提升升降温速率，为免助焊剂键合带来更高的品质与效率。

推动 HBM 技术的持续演进

HBM 堆叠技术的未来趋势可能是尺寸更大、厚度更薄的裸片，更低的热阻与电阻，以及更为精细的互连间距。ASMPT 为广泛的先进封装应用提供解决方案，并深知这些解决方案正是驱动智能革命的基石。其中两款设备代表了 HBM 组装技术的最高水平：FIREBIRD 系列热压键合解决方案——业界首款搭载创新 AOR TCB™ 技术的设备，可确保洁净、无残留的表面实现可靠互连，从而提升封装完整性和整体性能；另一款是 LITHOBOLT™ ——新一代芯片到晶圆（Die-to-Wafer）混合键合解决方案，专为 3D 集成设计，可提供超高精度控制，确保卓越的互连质量和高生产效率。混合键合代表了目前最前沿的集成方案。

ASMPT 对所有具备潜力实现 HBM 高效、高精度量产的技术持续投入研发，并与各大制造商保持紧密沟通。AOR TCB™ 是目前该领域最具潜力的技术方向之一，已在焊料对焊料、焊料对 Ni/Au、焊料对 Cu 等多种金属化方案中展现了出色的可靠性表现。ASMPT 将进一步测试该方法在间距小于 5 µm 的 Cu-to-Cu（铜到铜）细微距键合中的应用。这一举措旨在弥合热压键合与混合键合之间的技术鸿沟，确保工艺的平滑过渡，而 AOR 相比其他免助焊剂技术，正是实现这一跨越的关键因素。

面对 HBM 性能不断升级的挑战，HBM 架构和堆叠技术的持续创新与演进势在必行。在此背景下，以 AOR 热压键合为代表的先进免助焊剂互连方案，提供了一条可扩展的技术路径——随着堆叠层数增加、凸块间距进入亚 10 µm 区间，依然能够稳住良率、可靠性与成本效益。

未来，持续的工艺优化，以及设备供应商、材料供应商和器件制造商之间的紧密协作，将是将这些前沿能力转化为下一代 AI 与高性能计算系统稳定量产的关键所在。

本文作者

Ami Eitan 博士现任 ASMPT 高级副总裁兼首席科学官。他在半导体行业深耕逾 20 年，曾先后在英特尔和台积电的后道封装部门担任先进封装技术领导职务，主导键合技术的创新、开发与产业化落地。Ami 博士拥有超过 20 项半导体封装技术相关的专利。