AI应用持续深化，先进封装走向系统级集成新阶段

先进封装成为连接芯片设计、制造工艺与系统架构的重要路径，正从单点工艺能力走向系统级工程能力。

当 AI 从大模型训练持续走向推理、边缘部署与多模态应用，芯片系统面对的挑战也在发生变化。算力仍然重要，但更高的存储带宽、更低的功耗、更快的数据传输、更有效的散热设计，正在共同决定系统效率。长期来看，AI 推理市场的总潜在规模被认为可达训练市场的 9-10 倍，这意味着 AI 算力需求不仅在总量上持续增长，也正在向更广泛、更复杂的实际应用场景加速扩散。

在这样的技术背景下，先进封装的角色不再只是后道制造环节，而是逐渐成为连接芯片设计、制造工艺与系统架构的重要路径。通过 2.5D/3D 集成、HBM、Chiplet、扇出封装、热压键合、混合键合等技术，逻辑、存储、I/O 与光电器件等不同功能模块，可以在更短互连路径和更高集成密度下实现系统协同。

近日，在第十届集微大会“先进封装与测试技术创新峰会”上，ASMPT 集团半导体事业部市场副总裁、奥芯明首席商务官薛晗宸围绕 AI 产业演进、后摩尔时代系统级集成趋势及先进封装技术路径进行了分享。这一系列前沿研判表明，先进封装正在从单点工艺能力走向系统级工程能力。

这一变化对设计与制造都提出了更高要求。设计阶段需要更早考虑 die partition、I/O 规划、存储集成、供电路径、热管理和封装边界；制造阶段则需要在贴装精度、互连密度、翘曲控制、材料匹配、表面状态、清洁度和平坦度等环节形成稳定闭环。以 HBM 为例，堆叠层数正从 8 层向 12 层、16 层演进，JEDEC HBM4 标准中 12 层和 16 层堆叠总厚度提升至 775μm，这对键合、厚度控制、热管理和良率稳定性都提出了更高要求。

与此同时，AI 数据中心对带宽、功耗和延迟的要求，也在推动封装进一步靠近系统架构。随着集群规模扩大，系统瓶颈不只来自计算芯片本身，也来自芯片、存储、交换机和光互连之间的数据流动效率。硅光子、光互连和共封装光学因此成为重要技术方向。CPO 当前已进入试点导入与小规模验证阶段，预计将在 2027-2028 年前后率先应用于超大规模 AI 数据中心，并有望在 2030 年前后成为高端 AI 互连的重要技术路径之一。所谓“存算光电融合”，本质上是计算、存储、电互连与光互连在系统层面的重新组织，而先进封装正是承载这一组织方式的重要平台。

面向这一趋势，ASMPT 长期布局先进封装领域，在扇出封装、热压键合、混合键合、晶圆激光切割开槽等方向持续积累技术经验，并围绕 FO、2.5D、HBM、3D-IC、Chiplet、CPO 等应用场景完善解决方案组合。奥芯明作为 ASMPT 全球技术网络在中国的重要组成部分，将结合本地研发、制造与工程支持能力，持续支持先进封装技术在中国市场的应用导入与量产落地。

先进封装的下一阶段，不只是更小的 pitch、更高的密度或更复杂的结构。它真正要解决的是如何在 AI 时代更复杂的系统需求下，把设计意图稳定地转化为可制造、可验证、可量产的产品。这也是先进封装从工艺能力走向系统级集成能力的核心价值。