超互联时代，光如何重塑数据传输

在超互联时代，AI、大模型和云计算持续推高算力需求，海量数据不仅要被快速处理，还要在芯片、服务器和数据中心之间高效流动。随着网络速率从 800 G 迈向 1.6 T 及更高速率，传统互连架构在信号完整性、带宽密度和能源效率等方面面临更大压力。

面对持续增长的带宽需求和能效要求，该如何做到更快、更高效？共封装光学（Co-Packaged Optics，CPO）与硅光子技术由此登台，正成为下一代高速互联的重要发展方向。

高速互联为什么需要从“电”走向“光”？

在传统架构中，可插拔光模块位于设备面板，并通过 PCB 上的电学链路与交换 ASIC 相连。传输速率越高，长距离高速电信号带来的信号衰减、插入损耗和串扰就越明显，系统也需要更复杂的信号补偿方案，进一步增加功耗和散热压力。

光互连具有带宽高、损耗低、不易受到电磁干扰等特点。让电信号尽早转换为光信号，可以缩短其在 PCB 上的传输距离，为突破高速互联瓶颈提供新的技术路径。想要把这些优势真正带进芯片，就需要硅光子与 CPO 之间的协同配合。

硅光子与 CPO 如何协同？

硅光子利用与半导体制造兼容的工艺，将波导、调制器和探测器等光学元件集成在硅基芯片上；CPO 则将这些器件组成的光引擎布置在交换 ASIC 或其他 SoC 附近，并纳入同一封装体系。

简单来说，硅光子负责将光学功能集成到芯片中，CPO 负责让光引擎靠近计算芯片。两者结合后，电信号可以在靠近计算核心的位置转换为光信号，经由光纤传输，并在接收端重新转换为电信号。

从技术方案到规模化制造，难在哪？

尽管理论基础已然具备，但将光学元件集成至先进封装，在制造层面仍面临一系列挑战。

首先是热管理。ASIC 运行时产生的热量可能引起硅光器件的工作波长漂移和性能变化，需要统筹热源分布、散热路径与光学器件的温度稳定性。

其次是高精度集成。光子芯片、电子芯片和光纤之间的细微偏差，都可能影响光耦合效率。亚微米级对准、多材料集成、晶圆切割和光纤连接等环节，将共同决定产品的性能、良率与可靠性。这些制造瓶颈的突破，离不开高精度设备的底层支撑。

高精度设备助力 CPO 走向规模化

奥芯明提供从亚微米级贴装到热压键合的系列设备，支持光子芯片、光引擎及相关器件的精密集成，帮助创新者应对光学对准、多材料集成与封装可靠性等挑战，加速 CPO 与光电互连技术走向规模化应用。